菜鸟感言
在考虑学Verilog好还是VHDL好。感慨啊，不知道我毕业前能否把FPGA学好。
这几天最大的收获就是开阔了我的眼界，感觉论坛里大家都在看外国的书，国外的书我平时一本也没看过，
看来这次是要放点血了，在网上买本书看看吧，虽然坛里有电子书下载，但是我还是觉的300页以上的书还是买一
本吧，毕竟电子书还得在电脑上看，像我这样的菜鸟看一遍可能还没感觉。
I agree with you.
You can download a book firstly and make a quick overview before you decide to buy it.
Not every book is worth the money.
I spend every year a lot of money on books, too,
个人感觉还是verilog用的多些，很多IC设计公司都是用Verilog，但是我个人喜欢VHDL的风格
3楼英语不错，我决定2种语言都学，先学VHDL，然后深入学习Verilog
Verilog吧。我也刚开始学。
奉劝学verilog，因为毕业去学校招人的面试官往往是熟悉verilog多于vhdl。有可能因为你只是会vhdl，被鄙视。
努力，加油！
听说国内的verilog用地多些，年轻些的工程师多用verilog
国内ic公司用verilog的多
ｍｏｓｔ ｌｅｇａｃｙ ｄｅｓｉｇｎｓ ａｒｅ ｉｎ ＶＨＤＬ， ｓｏ ｙｏｕ ｄｅｆｉｎｉｔｅｌｙ ｎｅｅｄ ｔｏ ｕｎｄｅｒｓｔａｎｄ ＶＨＤＬ．
ｍｏｓｔ ｎｅｗ ｄｅｓｉｇｎｓ ｉｎ ＵＳＡ ａｒｅ ｉｎ ｖｅｒｉｌｏｇ， ｔｈｅ ｌａｎｇｕａｇｅ ｉｓ ｍｏｒｅ ｐｏｗｅｒｆｕｌ ａｎｄ ｅａｓｙ ｔｏ ｕｓｅ．
ｍｏｓｔ ｎｅｗ ｄｅｓｉｇｎｓ ｉｎ Ｅｕｒｏｐｅ ａｒｅ ｉｎ ＶＨＤＬ．．．
ｖｅｒｉｌｏｇ ｉｓ ｍｙ ｐｅｒｓｏｎａｌ ｆａｖｏｒｉｔｅ．．．
I agree with you.
You can download a book firstly and make a quick overview before you decide to buy it.
Not every book is worth the money.
I spend every year a lot of money on books, too,
感觉系统级设计VHDL多些。
哈哈
Verilog和C语言比较像，学起来可能容易些。
11
en jiayou
学习中了
一样是菜鸟
verilog
出于就业考虑，先学verilog吧，国内企业基本不用VHDL作逻辑设计，当然有些IP是用VHDL写的，多学些。
套用一句老话，世间本没有路，学得多了，自然有了路。
verilog is same as vhdl