14位入，8位出的buffer怎么写啊

项目中要写一个缓冲器：输入数据14bit宽，转换成8bit输出  
比如：第一拍输入14bit，头8bit打包并行输出，余下6bit跟下一拍14bit中的2bit凑成8bit再输出……
设计一个怎样的结构比较简单呢?  本想用ram来做，但感觉地址控制太麻烦了
感觉问题很简单却又有点头疼

你好好研究，我也想学习一下。
我也遇到和你差不多的问题了，呵呵
不是太好解决。
有机会交流交流.。QQ：765152907

可以选用FIFO吧，有不同数据宽的FIFO

有速度的要求?高速的话就不好做了

我的QQ408195187，可以交流一下

depend on your application, in board level, can be fifo.
In FPGA or IC, you can implement it with code with reqiurement.

单bit FIFO 加串并转换啊

应该不难
可以自己写控制器，也可以直接例化RAM FIFO，直接读写数据，也可以自己拼接数据，写到双端一样的RAM FIFO里

我也觉得应该用FIFO

14bit fifo
深度看系统要求了
输出时候做bit移位

学习中

使用状态机的方法设计这样的逻辑不难

学习中

同意楼上的

单bit fifo缓冲 然后串并转换

用FIFO，输出端用简单的逻辑就能实现

FIFO FIFO

如果是连续几拍或者几十拍地14位进8位出，FIFO不行，除非深度很大了。
每次输入-输出=6bit，若是30bit的FIFO，理论上经过5拍以后FIFO就会溢出，发生数据丢失

最简单的做法就是在fifo的output做shifter，每次shift 8bit出来，剩下的等下一次输出

肯定是要fifo的。
这个关键是读的控制上。
当前拍剩余的bit大于等于8bit时，下拍不需要读取。
否则读取下一个地址。

肯定要用fifo。
关键是读的控制。
剩余bit大于等于8bit是，下拍不读。
否则读取下一个地址。