在数字电路中使用50%占空比时钟

看一个讨论提到时钟的分频和倍频.大家都在集中产生讨论温度漂移小，无毛刺，50%占空比的时钟信号.
引起了我关于这个50%占空比的一些思考.由于我目前做过的设计都在使用50%占空比的时钟.所以想请大家讨论下这个问题.什么时候我们必须使用50%占空比的时钟?在什么时候可以放宽要求.
我自己的几个想法：
数字系统中采用双时钟沿的情况下使用50%占空比的时钟.
在通信系统中的时钟提取电路使用50%占空比的时钟.
在低速单始终沿控制电路中可以使用非50%占空比时钟
大家请补充.

欢迎
讨论，讨论！

如果所有触发器都在上升沿或者都在下降沿触发，不是50%也无所谓

和我说的第一点是逆问题，但是还有什么情况下即使是单沿也要50%啊?

如果是上下沿都要采样的话,最好用50%的,如果只是单一时钟沿的话,就要求不高了.

上下沿用50%可以保证尽可能高的工作频率.

果真是这样

thanks...........

小编基本上是正解