综合频率与芯片测试频率相差很大

时间：10-02 整理：3721RD 点击：

综合频率100多M
流片的芯片测试频率最高能到50M
请问为什么相差这么大啊?

小编的意思是说流片出来的芯片实际测试只能到50M,达不到预定的频率100M吗?
那只能说明在PR的时候timing没有修好,约束加100M(当然还需要留一些余量),做好clock tree,然后看pr报告,和sta分析报告,
对于没有met的path要重点修正以达到设计要求.所有的timing path都修干净了再去流片,生产出来就能满足要求.
当然,如果综合的时候都达不到100M(留一些余量,比如110M),那么就需要修改设计了.

可能是后端没有做好的原因吧，时序没做好，所以频率没有综合的高

上一篇：crossing clock domains of derived clocks？
下一篇：modelsim 编译 xilinx 自带的VITAL simprim库时报错，why？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类