modelsim 编译 xilinx 自带的VITAL simprim库时报错，why？
时间：10-02
整理：3721RD
点击：
error: VITAL TISD timing generic should be a scalar form of delay type.
看了一下1076.4 VITAL模型规范，里面对TISD timning generic 中规定只要其端口说明中有一个Vector类就应使用Vector form of delar type.
在simprim.vhd中，有对应两端口的TISD timning generic 分别为 std_logic_vector 和std_ulogic,只要遇到这种TISD timning generic modelsim就会报错。
不知道说清楚没，请达人赐教啊，这个问题困扰我几天了。
我用的ISE 9.1和modelsim SE 6.0.
看了一下1076.4 VITAL模型规范，里面对TISD timning generic 中规定只要其端口说明中有一个Vector类就应使用Vector form of delar type.
在simprim.vhd中，有对应两端口的TISD timning generic 分别为 std_logic_vector 和std_ulogic,只要遇到这种TISD timning generic modelsim就会报错。
不知道说清楚没，请达人赐教啊，这个问题困扰我几天了。
我用的ISE 9.1和modelsim SE 6.0.
没人能给点帮助吗?
你这是不是用于综合后仿真呢?
vhdl库操作步骤太多，就像vhdl语法一样繁琐。我一般用相应库的verilog版本，这样就可以直接用了。