精密ADC用滤波器设计的实际挑战和考虑

简介

精密模数转换器应用广泛，如仪器仪表和测量、电力线继电保护、过程控制、电机控制等。目前，SAR 型ADC 的分辨率可达18 位甚至更高，采样速率为数MSPS；Σ-Δ 型ADC 的分辨率则达到24 位甚至32 位，采样速率为数百kSPS。为了充分利用高性能ADC 而不限制其能力，用户在降低信号链噪声方面（例如实现滤波器）面临的困难越来越多。

本文讨论在ADC 信号链中实现模拟和数字滤波器以便达到最佳性能所涉及到的设计挑战和考虑。如图1 所示，数据采集信号链可以使用模拟或数字滤波技术，或两者的结合。精密SAR 型和Σ-Δ 型ADC 一般在第一奈奎斯特区进行采样，因此，本文将着重讨论低通滤波器。本文的意图不是讨论低通滤波器的具体设计技术，而是讨论其在ADC 电路中的应用。

图1.一般数据采集信号链

理想滤波器和实际滤波器

理想低通滤波器应当具有很陡的过渡带，其通带应具有出色的增益平坦度，如图2 中的砖墙虚线所示。此外，阻带衰减应将任何残余带外信号降低至0。某些常用实际滤波器的响应如图2 中的彩色线条所示。如果通带增益不平坦或有纹波，这种响应可能会影响基频信号。阻带衰减不是无限的，会限制对带外噪声的筛选。过渡带也可能没有陡峭的滚降，导致对截止频率周围的噪声衰减不佳。另外，所有非理想滤波器都会引入相位延迟或群延迟。

图2.理想滤波器与实际滤波器的幅度响应对比

模拟滤波器与数字滤波器

模拟低通滤波器可以在ADC 转换之前消除信号路径中的高频噪声和干扰，帮助避免混叠噪声污染信号。它还能消除滤波器带宽之外的过驱信号的影响，避免调制器饱和。发生输入过压时，模拟滤波器还能限制输入电流，衰减输入电压。因此，它能保护ADC 输入电路。叠加于接近满量程信号上的噪声尖峰可能会让ADC 的模拟调制器饱和，必须利用模拟滤波器将其衰减。

由于数字滤波发生在转换之后，因而可以移除转换过程中注入的噪声。在实际应用中，采样速率远高于奈奎斯特理论指出的两倍基频信号频率。因此，后置数字滤波器可以利用针对更高信噪比和更高分辨率的滤波技术来降低转换过程中注入的噪声，例如：信号带宽之外的输入噪声、电源噪声、基准源噪声、数字接口馈通噪声、ADC 芯片热噪声或量化噪声。

表1简要列出了模拟滤波器与数字滤波器的优点和缺点。

表1.模拟滤波器与数字滤波器

模拟滤波器考虑

抗混叠滤波器放在ADC 之前，因此这些滤波器必须为模拟滤波器。理想抗混叠滤波器具有如下特性：通带内具有单位增益，无增益变化，混叠衰减水平与所用数据转换系统的理论动态范围一致。

根据架构不同，ADC 会有不同的输入电阻，这会影响输入滤波器设计。以下考虑关系到ADC 模拟输入滤波器的设计。

与ADC 前端接口的RC 抗混叠滤波器的限制

在Alan Walsh 为Analog Dialogue 杂志撰写的文章"精密SAR 型模数转换器的前端和放大器和RC 滤波器设计" 中，有一个针对AD7980ADC 的RC 滤波器应用示例，如图3 所示。

算出的RC 滤波器是一个低通滤波器，截止带宽为3.11 MHz。但是，某些设计人员可能会意识到，3.11 MHz 远大于100 kHz 的输入信号频率，因此，该滤波器无法有效降低带外噪声。为实现更高动态范围，可以换用590 Ω 电阻，以获得100 kHz 的 –3 dB 带宽。这种方法主要有两个问题。由于通带中会有更多衰减，对于AD7980 ADC 示例，100 kHz 附近的幅度衰减最高可达30%，因此，信号链精度会大大降低。带宽越小，则建立时间越长，这使得AD7980 的内部采样保持电容无法在指定的采集时间内完成充电，因而无法执行下一次有效转换。这导致ADC 转换精度降低。

设计人员应当确保ADC 之前的RC 滤波器能在目标采集时间内完全建立。这对需要较大输入电流或具有等效的较小输入阻抗的精密ADC 来说异常重要。某些Σ-Δ 型ADC 在无缓冲输入模式下对输入RC 值的要求最高。可以将具有较大电阻或电容的超窄低通滤波器放在一般具有较大输入阻抗的输入放大器之前。或者可以选择具有极高输入阻抗的ADC，例如ADAS3022其输入阻抗为500 MΩ。

图3.采用16 位1 MSPS ADC AD7980 的RC 滤波器

1. 多路复用采样信号链的滤波器建立时间

在通道间切换时，多路复用输入信号通常含有较大的阶跃。最差情况下，一个通道处于负满量程，而下