微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 藏在系统核心芯片中的DRAM控制器

藏在系统核心芯片中的DRAM控制器

时间:12-10 来源:互联网 点击:
回到系统级

您可能会说:“很有趣。对此,我应该做什么?”正如我们在开始所阐述的,软件、系统硬件以及控制器之间的交互会决定您从DRAM那里能够得到的实际带宽。作为一名系统设计人员,您的确有一定的自由度。

最好的方法一般是采用SoC供应商的参考设计。参考设计团队完成了他们的工作。理想情况下,您完全按照设计人员所希望的方式来使用SoC。Krikelis提醒说:“如果您购买了ASSP,那就没有太多的选择。DRAM控制器和芯片中的其他模块会针对特定的应用进行整体优化。”

参考设计中的这些软件也是在知道了这些优化后才编写的。例如,经验丰富的编程人员会尽可能保持存储器参考位于行中,可以同时打开,以便减少高速缓存未命中和DRAM行未命中等问题。他们能够熟练的在块上分配数据结构,采用间插操作。他们可以安排CPU内核、加速器和DMA的工作,避免控制器可能解决不了的冲突问题。他们知道,对于控制器中未处理器的命令,DRAM、高速缓存以及命令队列中的数据,数据一致性是他们要解决的关键问题。采用这类参考设计的系统设计人员的工作是尽量不打破这种一致性。

但是有些时候,系统设计人员会有更大的自由度。Krikelis指出,如果DRAM物理接口是可配置的,您可以通过简单的使用更大的DRAM来提高存储器的有效带宽。在某些情况下,可以调整一些DRAM控制器的内部参数,例如,分配给通道的优先级、重新排序算法,以及命令队列的深度等。

但是,在某些情况下,仅仅进行调整是不够的。Krikelis提醒说:“没有一个简单的答案来满足所有人的规划需求。有时候您需要建立自己的访问抽象层。”

对于资金雄厚的有影响的设计团队,这意味着,与ASSP供应商合作,修改事物处理器,甚至是命令处理器。对于其他规模较大的工程,DRAM带宽需求会满足开发ASIC的要求。对于不能满足ASIC前端成本的设计,替代方案是系统级FPGA。通过这些方法,系统设计人员在控制器的某些部分采用现有的知识产权(IP),设计尽可能多的定制操作和命令处理操作,以满足其需求。

即使系统团队选择不去修改DRAM控制器,他们理解其功能也很重要。很多选择都能够实现与DRAM控制器的互操作,从DRAM芯片选择到数据怎样在系统中输入输出,线程怎样分配给处理器,应用程序怎样将数据结构映射到物理存储器中等。难点是怎样高效的使用DARM带宽,最终目的是提高整个系统的性能和能效。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top