明德扬至简设计法--分享一份实现矩阵键盘的verilog代码 可直接使用
时间：02-21
来源：互联网
点击：
- e if(key_col_ff1==4'b1101)
- key_col_get <= 1;
- else if(key_col_ff1==4'b1011)
- key_col_get <= 2;
- else
- key_col_get <= 3;
- end
- end
- always @(posedge clk or negedge rst_n)begin
- if(rst_n==1'b0)begin
- key_num <= 0;
- end
- else if(state_c==ROW && end_row_cnt)begin
- key_num <= {row_index,key_col_get};
- end
- else begin
- key_num <= 0;
- end
- end
- always @(posedge clk or negedge rst_n)begin
- if(rst_n==1'b0)begin
- key_vld <= 1'b0;
- end
- else if(state_c==ROW && end_row_cnt && key_col_ff1[key_col_get]==1'b0)begin
- key_vld <= 1'b1;
- end
- else begin
- key_vld <= 1'b0;
- end
- end
- `else
- always @(posedge clk or negedge rst_n)begin
- if(rst_n==1'b0)begin
- key_vld <= 0;
- end
- else begin
- key_vld <= end_shake_cnt;
- end
- end
- always @(*)begin
- key_num = 0;
- end
- `endif
- endmodule
- 基于FPGA的片上系统的无线保密通信终端(02-16)
- 基于Virtex-5 FPGA设计Gbps无线通信基站(05-12)
- IP存储让应用和存储走的“更近”(06-09)
- 基于FPGA的DVI/HDMI接口实现(05-13)
- 基于ARM的嵌入式系统中从串配置FPGA的实现(06-09)
- 采用EEPROM对大容量FPGA芯片数据实现串行加载(03-18)