微波EDA网，见证研发工程师的成长！
首页 > 硬件设计 > FPGA和CPLD > 明德扬至简设计法--分享一份实现矩阵键盘的verilog代码 可直接使用

明德扬至简设计法--分享一份实现矩阵键盘的verilog代码 可直接使用

时间：02-21 来源：互联网 点击：

  53. key_col_ff1 <= 4'b1111;
  54.     end
  55.     else begin
  56.         key_col_ff0 <= key_col    ;
  57.         key_col_ff1 <= key_col_ff0;
  58.     end
  59. end


  62. always  @(posedge clk or negedge rst_n)begin
  63.     if(rst_n==1'b0)begin
  64.         shake_cnt <= 0;
  65.     end
  66.     else if(add_shake_cnt)begin
  67.         if(end_shake_cnt)
  68.             shake_cnt <= 0;
  69.         else
  70.             shake_cnt <= shake_cnt + 1;
  71.     end
  72.     else begin
  73.         shake_cnt <= 0;
  74.     end
  75. end

  77. assign  add_shake_cnt = key_col_ff1!=4'hf && shake_flag==0;
  78. assign  end_shake_cnt = add_shake_cnt && shake_cnt==TIME_20MS-1;

  80. always  @(posedge clk or negedge rst_n)begin
  81.     if(rst_n==1'b0)begin
  82.         shake_flag <= 0;
  83.     end
  84.     else if(end_shake_cnt) begin
  85.         shake_flag <= 1'b1;
  86.     end
  87.     else if(key_col_ff1==4'hf) begin
  88.         shake_flag <= 1'b0;
  89.     end
  90. end


  93. `ifdef SCAN
  94. always  @(posedge clk or negedge rst_n)begin
  95.     if(rst_n==1'b0)begin
  96.         state_c <= COL;
  97.     end
  98.     else begin
  99.         state_c <= state_n;
  100.     end
  101. end



  105. always  @(*)begin
  106.     case(state_c)
  107.         COL: begin
  108.                      if(col2row_start)begin
  109.                          state_n = ROW;
  110.                      end
  111.                      else begin
  112.                          state_n = state_c;
  113.                      end
  114.                  end
  115.         ROW: begin
  116.                      if(row2dly_start)begin
  117.                          state_n = DLY;
  118.                      end
  119.                      else begin
  120.                          state_n = state_c;
  121.                      end
  122.                  end
  123.         DLY :  begin
  124.                      if(dly2fin_start)begin
  125.                          state_n = FIN;
  126.                      end

上一页 1 2 3 4 下一页
上一篇：例说FPGA连载67：AV视频采集之移位寄存器概述
下一篇：借助 reVISION 加速监控系统的开发

相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top