例说FPGA连载62：电子点菜单之FIFO例化说明

    .wrreq(local_rdata_valid && !rf_dj_flag),

                                        .q(lcd_djdb),        //16bit output

                                        .wrusedw(rfifo_dj_used)

                                );

        我们在一开始讲解IP核例化的时候就提到过，如这里的“rdfifo_for_sdram”是我们配置的IP核名称，而“rdfifo_rf_for_sdram_inst”则是我们在应用中集成的模块名称。换句话说，同一个工程中，可以有多个不同名称的IP核模块（如“rdfifo_rf_for_sdram_inst”），它们的配置都是出于同一个IP核（如“rdfifo_for_sdram”）。或者，我们可以认为这类似与C语言中多次调用同一个函数，只不过，对于FPGA逻辑而言，每一次“调用”都必须实打实的消耗一份“资源”。