例说FPGA连载62：电子点菜单之FIFO例化说明

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1c0nf6Qc

        ddr_avl_bridge.v模块中，使用了3个FIFO，分别用于DDR2数据写入缓存和DDR2数据读出缓存。如图10.6所示，实际上，我们只需要例化两种类型的FIFO，即图示的名称为rdfifo_for_sdram和wrfifo_for_sdram的两个FIFO。

图10.6 FIFO模块截图

        为什么这里可以有两个名称为“rdfifo_for_sdram”的FIFO呢？其实，仔细看，你会发现这两个FIFO在“：”后面的名称不一样。一个为“rdfifo_dj_for_sdram_inst”，另一个为“rdfifo_rf_for_sdram_inst”。我们可以先到ddr_avl_bridge.v模块的verilog代码中查看一下这两个FIFO的例化。

//例化SDRAM读出数据缓存FIFO模块

rdfifo_for_sdram                        rdfifo_rf_for_sdram_inst(

                                                .aclr(!local_rst_n || rdfifo_clr_r[3]),

                                                .data(local_rdata),        //128bit input

                                                .rdclk(clk_33m),

                                                .rdreq(lcd_rfreq),

                                                .wrclk(phy_clk),

                                                .wrreq(local_rdata_valid && rf_dj_flag),

                                                .q(lcd_rfdb),        //16bit output

                                                .wrusedw(rfifo_rf_used)

                                        );

//例化SDRAM读出数据缓存FIFO模块

rdfifo_for_sdram                        rdfifo_dj_for_sdram_inst(

                                        .aclr(!local_rst_n || rdfifo_clr_r[3]),

                                        .data(local_rdata),        //128bit input

                                        .rdclk(clk_33m),

                                        .rdreq(lcd_djreq),

                                        .wrclk(phy_clk),