例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述

IP core

ddr2_controller                ddr2_controller_inst (

                        .local_address(local_address),

                        .local_write_req(local_write_req),

                        .local_read_req(local_read_req),

                        .local_burstbegin(local_read_req | local_write_req),

                        .local_wdata(local_wdata),

                        .local_be(8'hff),

                        .local_size(3'd1),

                        .global_reset_n(sys_rst_n),

                        .pll_ref_clk(clk_100m),

                        .soft_reset_n(1'b1),

                        .local_ready(local_ready),

                        .local_rdata(local_rdata),

                        .local_rdata_valid(local_rdata_valid),

                        .local_refresh_ack( ),

                        .local_init_done(local_init_done),

                        .reset_phy_clk_n(reset_phy_clk_n),

                        .mem_odt(mem_odt),

                        .mem_cs_n(mem_cs_n),

                        .mem_cke(mem_cke),

                        .mem_addr(mem_addr),

                        .mem_ba(mem_ba),

                        .mem_ras_n(mem_ras_n),

                        .mem_cas_n(mem_cas_n),

                        .mem_we_n(mem_we_n),

                        .mem_dm(mem_dm),

                        .phy_clk(phy_clk),

                        .aux_full_rate_clk( ),

                        .aux_half_rate_clk( ),

                        .reset_request_n( ),

                        .mem_clk(mem_clk),

                        .mem_clk_n(mem_clk_n),

                        .mem_dq(mem_dq),

                        .mem_