Xilinx 16nm UltraScale+器件实现2至5倍的性能功耗比优势

作者：Mike Santarini，赛灵思公司赛灵思杂志发行人（mike.santarini@xilinx.com）

台积公司的16nm FinFET工艺与赛灵思最新UltraRAM和SmartConnect技术相结合，使赛灵思能够继续为市场提供超越摩尔定律的价值优势。

赛灵思凭借其28nm 7系列全可编程系列以及率先上市的20nm UltraScale系列，获得了领先竞争对手整整一代优势，在此基础上，赛灵思刚刚又推出了其16nm UltraScale+系列器件。客户采用该器件系列构建的系统相比采用赛灵思28nm器件所设计的类似系统的性能功耗比可提升2至5倍。这些性能功耗比优势主要取决于三大方面：采用台积电公司16FF+（即16nm FinFET Plus）工艺的器件实现方案、赛灵思的片上UltraRAM存储器以及SmartConnect创新型系统级互联-优化技术。

此外，赛灵思还推出了其第二代Zynq全可编程SoC。Zynq UltraScale多处理SoC (MPSoC) 在单个器件中完美集成了四核64位ARM® Cortex-A53应用处理器、32位ARM Cortex-R5实时处理器、ARM Mali-400MP图形处理器、16nm FPGA逻辑（带UltraRAM）、众多外设、安全性与可靠性特性、以及创新型电源控制技术。该新型Zynq UltraScale+ MPSoC为用户提供了系统创建所需的一切，而且利用其打造出来的系统相比采用28nm Zynq SoC所设计的系统的性能功耗比提升5倍。

FINFET进一步扩展 ULTRASCALE系列，使其具有额外的节点价值优势

赛灵思公司芯片产品管理与营销高级总监Dave Myron指出：“采用16nm UltraScale+系列，我们能够创建出比摩尔定律通常提供给用户的更高的额外节点价值优势。我们能满足LTE Advanced与早期 5G无线、Tb级有线通信、汽车高级驾驶员辅助系统以及工业物联网应用等各种下一代应用需求。UltraScale+系列使用户能够实现更大的创新，同时在各自的市场中保持领先竞争对手。”

凭借其UltraScale系列产品，赛灵思能够同时通过两个工艺节点提供器件，即台积公司的20nm平面工艺（已经发货）和现在台积公司的16FF+工艺 （赛灵思预计将于2015年第四季度开始发货）。赛灵思将推出16nm UltraScale+系列的Virtex FPGA与3D IC、Kintex FPGA以及新型Zynq UltraScale+ MPSoC。

赛灵思公司新产品推出与解决方案市场营销总监Mark Moran表示，赛灵思决定于2013年开始推出其20nm UltraScale系列，而不是等台积公司的16FF+工艺问世后才发布。这是因为在一些应用领域，早在一年半就迫切需要20nm器件——其比28nm具有更高的性能和容量。

Moran表示：“我们的整个产品系列在设计时充分考虑到市场需求。采用20nm UltraScale架构的器件的功能更适用于那些无需UltraScale+提供的额外性能功耗比优势的市场和最终应用中的新一代产品。既然知道16nm紧跟其后，所以我先构建了20nm FinFET。同时我们在20nm上进了大量的架构修改（我们知道这是16nm的基础），可以根据市场需要提高性能和价值水平。我们有客户已经着手在我们目前提供的20nm器件上进行开发，这样只要16nm Ultra-Scale+器件一问世，他们就可以快速进行设计移植，进而加速设计上市进程。”

Myron补充说，众多Virtex UltraScale+器件会与20nm Virtex Ultra-Scale器件实现引脚兼容，这样，对需要额外性能功耗比优势的设计来说易于升级。

Myron说：“从工具角度来说，20nm UltraScale和16nm UltraScale+器件看起来几乎一样。因此使用16nm UltraScale+器件还有一大优势，那就是提升性能功耗比使其很容易达到性能和功耗目标要求。”

Myron说UltraScale+ FPGA以及3D IC相比28nm 7 系列FPGA，性能功耗比提升2倍。同时，Zynq UltraScale+ MPSoC凭借其额外的集成异构处理功能，相比采用28nm Zynq SoC构建的类似系统，性能功耗比提升5倍（如图1所示）。


图中文字如下：
Zynq UltraScale+ MPSoC
•    异构多处理
•    无与伦比的系统集成度和智能水平
•    最高级别的保密性、安全性与可靠性
额外节点
提升5倍

采用SmartConnect的UltraScale+ FPGA
•    从平面到FinFET大幅提升性能功耗比
•    下一代IP互联
•    大容量嵌入式存储器

FPGA
采用16 FinFET+的UltraScale架构
提升2倍
比28nm的系统性能功耗比
图1 – 赛灵思16nm UltraScale+ FPGA和Zynq UltraScale+ MPSoC可为设计团队提供额外的节点价值优势。

源于台积公司16FF+工艺的性能功耗比优势

仅通过向16nm FinFET的工艺移植，赛灵思已推出了比28nm 7 系列器件的性能功耗比高出2倍的器件。Myron指出：“台积公司的16FF+是一种极其高效的工艺技术，这是因为其基本消除了此前采用平面晶体管实现的芯片工艺相关的晶体管电源泄漏情况。此外，我们还与台积公司通力合作，共同优化UltraScale+器件，以充分利用该新工艺技术。至少（仅从该新工艺技术的创新角度来说），UltraScale+设计相比采用28nm 7系列器件实现的设计，性能功耗比提升两倍以上。

如需了解有关赛灵思20nm UltraScale架构，以及FinFET相比平面晶体管工艺的优势的详细说明，敬请访问：《赛灵思中国通讯第84期》。

在UltraScale+系列中，赛灵思还将提供业界首款3D-on-3D器件——其采用台积公司16FF+ 3D晶体管技术实现的第三代堆叠硅片互联3D IC。

Myron指出，屡获殊荣的7系列3D IC通过在单个集成芯片上提供多个芯片，突破了摩尔定律的性能和容量极限。

Myron指出：“凭借我们的同质3D IC，我们能够突破摩尔定律的容量极限，从而可提供容量是28nm最大型单芯片FPGA容量2倍的器件。然后利用我们的首款异构器件，我们能够将FPGA芯片与高速收发器芯片组合在一起，提供28nm单芯片器件无法实现的高系统性能与带宽。利用UltraScale+ 3D IC，我们将继续提供超越摩尔定律极限的高容量与性能。”