Xilinx UltraScale架构 — 业界首款ASIC级All Programmable架构

UltraScale架构与工艺技术

工艺技术在任何芯片架构中都是一个重要的考虑因素，赛灵思UltraScale架构可以支持多种工艺技术。赛灵思与台积(TSMC)合作推出的28nm HPL（低功耗高性能）工艺技术是赛灵思7系列All Programmable器件能够取得巨大成功的主要因素。凭借之前合作所取得的经验，赛灵思与台积又开发出了20nm 20SoC平面工艺技术，用以支持预计将于2013年推出的第一代赛灵思UltraScale All Programmable器件。

然而，赛灵思设计UltraScale架构还有另一个目的，那就是充分利用继20SoC之后的工艺节点16FinFET所提供的更高的性能、容量和节电性能。 另外，在赛灵思“FinFast”开发计划（该计划汇集了赛灵思和台积的优秀工程设计人才）的支持下，赛灵思UltraScale架构和Vivado 设计套件针对台积 16FinFET工艺技术进行了协同优化。这样，赛灵思与台积将于2014年推出第二代UltraScale All Programmable器件芯片。

结论

为了实现数百Gbps的系统级性能，实现全线速智能处理，并扩展至Tbps和每秒10亿次的浮点运算水平，我们需要采用一种全新的架构方案。赛灵思根据新一代高性能系统需求已经开发出了新一代UltraScale 架构和Vivado设计套件。UltraScale架构能提供ASIC级的系统性能，满足最严苛的新一代应用要求：即实现海量I/O和存储器带宽、海量数据流、极高的DSP与包处理性能，并在不影响性能的前提下实现超过90%的前所未有的器件利用率。

UltraScale是业内首款在All Programmable架构中应用最前沿ASIC架构增强功能的产品，能够从20nm平面FET扩展到16nm 鳍式FET，甚至更先进的技术，此外还能从单芯片电路扩展至3D IC。 通过整合台积的先进技术并与Vivado新一代设计套件实现协同优化，赛灵思提前一年实现同类竞争产品1.5倍至2倍的系统级性能与集成度。这相当于我们比竞争对手领先整整一代。

如需了解有关赛灵思UltraScale架构的更多信息，敬请访问china.xilinx.com/ultrascale。