基于逻辑分析内核的FPGA电路内调试

混合技术

一些FPGA厂商已开始与传统逻辑分析仪厂商联合开发组合技术(见图 3)。例如Agilent 和 Xilinx 最近联合为Xilinx的ChipScope开发2M状态深存储器。



图3: 混合内部和传统逻辑分析的第一个例子是Agilent 和 Xilinx联合为ChipScopePro开发的深存储器，通过TDM复用能把引脚数减到最少。

这一解决方案把内部逻辑分析内核用于触发。在满足内核的触发条件时，内核把迹线信息从经路由的结点传送到内核，再送到引脚。引脚通过mictor连接器接到一个小的外部跟踪盒。该解决方案融入了TDM复用，以减少调试专用引脚数。根据内部电路的速度，复用压缩可能是1:1，2:1或4:1。由于迹线未在内部保存，因此IP内核要小于带迹线存储器的逻辑分析IP。

如何作出决定？

传统逻辑分析和基于内核的逻辑分析技术都很有用。在选择最适合您调试需要的方案时，事先考虑一些因素将能帮助您作出决定。下面这几个问题能帮助您确定哪种方案最为有效。

1. 您预计会遇到哪种类型的调试问题？用内部逻辑分析仪能找到较简单的问题，而传统逻辑分析仪则能胜任复杂的故障。

2. 除了状态模式外，您还需要捕获定时信息吗？如果需要，传统逻辑分析仪能适应这一要求。

3. 需要多深的迹线？传统逻辑分析仪可在各通道上捕获达64M的迹线，而内部逻辑分析内核更适合浅的迹线。

4. 有多少引脚可专门用于调试？引脚数越少，使用内部逻辑分析仪就越适合。

5. 必须为新工具投入多少资金？虽然32通道传统逻辑分析仪的起价为$6K，但内部逻辑分析仪及相随波形观察器的起价还不到$1K。

6. 研制组能容忍对FPGA设计的冲击吗？内核只能在大的 FPGA上工作，并会改变设计的定时。对所有尺寸和类型的FPGA，传统逻辑分析仪的路由信号输出对设计和工作的影响甚微。