基于FPGA的移位寄存器流水线结构FFT处理器

快速傅里叶变换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展，与DSP技术相比，由于其并行信号处理结构，使得FPGA能够很好地适用于高速信号处理系统。由于Altera等公司研制的FFT IP核，价钱昂贵，不适合大规模应用，在特定领域中，设计适合于自己领域需要的FFT处理器是较为实际的选择。

本文设计的FFT处理器，基于FPGA技术，由于采用移位寄存器流水线结构，实现了两路数据的同时输入，相比传统的级联结构，提高了蝶形运算单元的运算效率，减小了输出延时，降低了芯片资源的使用。在OFDM系统的实际应用中，因它可以采用快速傅里叶变换，能方便快捷地实现调制和解调，故结合MIMO技术，设计的FFT处理器结构，可以很好地应用于2根天线的MIMO-OFDM系统中。

1 FFT处理的应用及DIF FFT算法原理

图1给出一个2根天线MIMO-OFDM系统中FFT的使用。快速傅里叶变换算法基本上分为两大类：时域抽取(DIT)和频域抽取(DIF)，这里设计的FFT处理器采用基-2 DIF算法。



对于N点序列x(N)，其傅里叶变换



将x(n)分成上、下两部分，得：



这样将两个N点的DFT分成两个N／2点的DFT，分的方法是将x(k)按序号k的奇、偶分开。通过这种方式继续分下去，直到得到两点的DFT。采用DIF方法设计的FFT，其输入是正序，输出是按照奇偶分开的倒序。

2 移位寄存器流水线结构的FFT

在传统流水线结构的FFT中，需要将全部数据输入寄存器后，可开始蝶形运算。在基-2 DIF算法中可以发现，当前N／2个数据进入寄存器后，运算便可以开始，此后进入的第N／2+1个数据与寄存器第一个数据进行蝶形运算，以此类推。

由于采用频域抽取法，不需要对输入的数据进行倒序处理，简化了地址控制，这样，可以采用移位寄存器的方式，依次将前N／2个数据移入移位寄存器，在N／2+l时刻，第一个数据移出移位寄存器，参与运算。相对于传统的RAM读写方式，采用移位寄存器存储结构综合后的最大工作频率为500 MHz，远大于RAM方式的166 MHz。

当移位寄存器相继有数据移出时，在移位寄存器中会出现空白位。此时，引入第二路数据，在第一路数据依次移出进行蝶算时，第二路数据依次补充到移位寄存器的空白位中，为运算做准备。通过这样一种类似“乒乓操作”的结构，可以使蝶形运算模块中的数据不间断地输入，运算效率达到100％。不同于传统的“乒乓操作”结构，由于使用移位寄存器，不需要两块RAM，可以省掉一半的寄存器。图2为256点FFT处理器的第一级结构。



基于上述基本原理，将这种移位寄存器结构扩展到整个FFT系统的各级，可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。

如图3所示，数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算，所以各级分别加入4级、2级和1级的移位寄存器。



分两路来说明运算过程：

将K1打到位置①，第一路数据进入移位寄存器，待第一路的前4个数据存入4级移位寄存器后，第一路进入的第5个数据与移位寄存器移出的第1个数据进行蝶形运算。

由于输出结果有上下两路，第二级是一个四点的DFT，所以对于上路的输出结果x0(0)+x0(4)类似于第一级，直接存入下一级寄存器，为四点运算做准备，下路的输出，先存入本级2级移位寄存器中，等到上路的四点运算开始，第二级的移位寄存器有空白位时，移入第二级，为下路的四点运算做准备。所以第一级蝶形运算上路输出前N／4=2个进入下一级寄存器，下路输出的数据依次存入本级移位寄存器中。

当第一级的输出前N／4=2个数据x0(0)+x0(4)和x0(1)+x0(5)存入第二级移位寄存器时，运算便可以开始，这时开关K2打到位置②，此时第一级上路输出的数据x0(2)+x0(6)，即第一级上路输出的第三个数据与第二级移位寄存器移出的第一个数据，即x0(O)+x0(4)进行蝶形运算，输出的第四个数据x0(3)+x0(7)与x0(1)+x0(5)进行蝶算。在这个运算过程中，第一级的2级移位寄存器移出数据依次移位存入到第二级的移位寄存器产生的空白位中。

两个时钟后，第一级上路输出的四个数据完成了蝶形运算，K2打到位置①，在接下来的两个时钟里，第一级中2级移位寄存器的输出依次与此时第二级中2级移位寄存器的输出数据进行蝶形运算，即与，与完成第一级下路输出的四个数据的蝶形运算。

此时，第一路在第一级运算后的输出数据，在第二级完成了全部的蝶形运算。第二级的输出结果同第一级一样，蝶形运算的上路输出前N／8=1个进入下一级寄存器，后一个数据直接进入后一级进行碟算，下路输出的数据存入本级移位寄存器中。

第三级的运算与第二级和第一级类似，即移入1级寄存器的数据与其后一个数据进行碟算，同时使前一级寄存器的输出数据进入后一级寄存器的空白位中，然后开关打到位置②，对下路输出数据进行碟算。

对于第二路数据，通过开关控制，在第二级中，待第一路第一级下路输出数据进行蝶形运算时，移入寄存器的空白位，为运算做准备，由于前级运算周期是后级运周期的两倍，对于第二级碟算模块而言，数据仍然是不间断输入的。通过这样两路数据的交替运算和存储，实现“乒乓操作”，从而提高了蝶形运算模块的运算效率。图4是256点FFT的具体运算输入和输出时序图。对于只有一路数据的应用场合，可以在前级加入，门控开关和数据缓冲寄存器分成两路数据，实现一路数据的不间断读入。



由于采用移位寄存器结梅，各级寄存器使用的数量都是固定的，即为N／2+N／4。其中，N为该级DFT运算的点数，各级使用的移位寄存器深度逐级递减，从而大大降低了寄存器的使用数量。

此外，由于各级结构固定，所以大点数FFT只是小点数FFT基础上级数的增加，而且由于移位寄存器的输出相对于RAM而言不需要复杂的地址控制，所以这种结构的FFT处理器具有非常好的可扩展性。比如需要实现512点的FFT，只需要在256点的基础上增加一级即可。