用FPGA构建PCI Express端点器件最佳平台

PCI Express是一种使用时钟数据恢复(CDR)技术的高速串行I/O互连机制。PCI Express第一代规范规定的线速率为每通道2.5Gbps，可以让您建立具备单通道(x1)链路2Gbps(经8B/10B编码)直至32通道64Gbps吞吐量的应用。这样就能在保持或改进吞吐量的同时，显著减少引脚数量。另外，还可以减小PCB的尺寸、降低印制线和层的数量，并简化布局和设计。引脚数量减少，也就意味着噪声和电磁干扰(EMI)降低。CDR消除了宽并行总线中普遍存在的时钟-数据歪斜问题，简化了互连实现。

PCI Express互连架构主要针对基于PC的系统，但就像PCI一样，PCI Express也很快转移到其他系统类型，如嵌入式系统。它规定了三种类型器件：根联合体(root complex)、交换器件和端点(图1)。根联合体大致等同于PCI主机，CPU、系统存储器和图形控制器与之相连接。由于PCI Express的点对点特性，必须使用交换器件来增加系统功能的数量。PCI Express交换器件将上游端的根联合体器件连接到下游端的端点。



图1：PCI Express拓扑结构。

端点功能类似于PCI/PCI-X器件。最常用的端点器件有以太网控制器或存储主机总线适配器(HBA)。FPGA最常用于数据处理和桥接功能，所以其最大目标功能就是端点。FPGA实现非常适合于视频、医疗影像、工业、测试和测量、数据采集和存储应用。

PCI-SIG(PCI特别兴趣小组)采用的PCI Express规范规定每个PCI Express器件使用三个不同的协议层：物理层、数据链路层和事务层。您可以使用单芯片或双芯片解决方案来构建PCI Express端点。例如，使用Xilinx Spartan-3器件之类的低成本FPGA，您可以用商用离散PCI Express PHY(图2)来构建数据链路和事务层。此选项最适合于x1通道应用，如总线控制器、数据采集卡和提高性能的PCI32/33器件。或者，您可以使用类似Virtex-5 LXT或SXT FPGA的单芯片解决方案，它们具备集成的PCI Express PHY。此选项最适合于通讯或高清晰音频/视频端点器件(图3)，它们对性能的要求更高：x4(8Gbps吞吐量)链路或x8(16Gbps吞吐量)链路。



图2：基于Spartan-3 FPGA的数据采集卡。

在选择一种技术来实现PCI Express设计之前，必须仔细考虑应用的IP选择、链路效率、兼容性测试及资源可用性。本文中，我们将简要介绍使用最新的FPGA技术构建单芯片x4和x8通道PCI Express设计的一些因素。



图3：基于Virtex-5 LXT FPGA的视频应用。

IP的选择

作为设计人员，您可以选择构建自己的软IP或者向第三方或FPGA供应商购买IP。构建自己的IP的难题在于，您不光得从零开始创建设计，还得担心验证、批准、兼容性和硬件评估等环节。向第三方或FPGA供应商购买的IP，已经过所有严格的兼容性测试和硬件评估，可以即插即用。如果使用商用的、已验证的兼容性PCI Express接口，您可以把精力集中在设计中最有附加值的部分：用户应用。使用软IP的难题在于应用的资源可用性。软IP核的PCI Express MAC层、数据链路层和事务层通过可编程架构实现，因此您必须特别注意剩余的Block RAM、查找表和架构资源的数量。



图4：Virtex-5 LXT FPGA PCI Express端点框图。

另一选择是使用最新技术的FPGA。Virtex-5 LXT和SXT的专用门电路(图4)中实现了集成x8通道PCI Express控制器。这种实现极具优势，因为设计是在硬硅片中实现的，所以需要的FPGA逻辑资源数量达到了最小。例如，在Virtex-5 LXT FPGA中，一个x8通道软IP核可占用多达10,000个逻辑单元，而硬实现只需要大约500个逻辑单元，多数用于接口。这样的资源节省有时候能允许您选择更小的器件，而器件越小通常就会越便宜。集成实现通常具有更高的性能、更宽的数据通路，并且可通过软件配置。

软IP实现的另一难题是功能的数量。通常，此类核仅实现满足性能或兼容性目标规范所要求的最少功能。相反，硬IP可以支持基于客户要求的全面功能列表，并提供完全的兼容性(表1)，且不存在严重的性能或资源相关的问题。

表1 Virtex-5 LXT FPGA PCI Express功能



延迟问题

尽管PCI Express控制器的延迟不会对总体系统延迟有很大的影响，但却会影响接口的性能。使用较窄的数据通路有助于减少延迟。

对PCI Express来说，延迟就是发送包并穿过物理层、逻辑层和事务层接收包所需的周期数。典型的x8通道PCI Express端点的延迟为20-25周期，在250MHz下对应80-100ns的延迟时间。如果使用128位的数据通路实现接口来简化时序(如125MHz)，延迟会加倍为160-200ns。在最新的Virtex-5 LXT和SXT器件中，无论是软IP实现还是硬IP实现，都采用250MHz下的64位数据通路实现x8。