基于ADV7183B的视频解码系统的设计
时间:11-09
来源:互联网
点击:
3 实验结果
在系统调试时,采用了一个彩色数字摄像头作为视频输入源,即输入CVBS格式的模拟视频信号,通过逻辑分析仪捕获输出管脚的波形,观测相应的信号和输出数据。通过不断修改程序,最终实现视频图像的采集、显示。图4是通过MSP430F169设置ADV7183B的输出模式选择寄存器的波形。可见,时序满足标准的I2C总线协议的传输时序:起始—从器件地址(0x40)—应答—从器件的寄存器地址(0x03)—应答—写数据(0x0C)—应答—结束。图5和图6是解码后的视频数据。在图5中,根据固定前缀FF 00 00 F1可知,F1(1111 0001)所包含的信息是表示行由0跳变为1,场由0跳变为1,传输数据进入的是行和场的消隐期。而图6中,由固定前缀FF 00 00 80可知,80(1000 0000)所包含的信息是表示行由1跳变为0,场由1跳变为0,传输数据进入的是行和场的有效期。由此表明,视频解码系统输出的视频数据符合CCIR656标准,达到了设计要求。
综上所述,本视频解码系统利用MSP430F169进行解码芯片ADV7183B的设置,具有低功耗、小巧灵活等特点。同时,作为视频输入前端,将彩色摄像头的模拟视频源转换成16 bit的YCrCb型4:2:2数字视频数据,并进行格式转换、滤波等处理后,通过DVI接口在CRT上清晰显示,达到了设计要求,能够为相应的视频后处理设备(如DSP、FPGA等)提供良好的数字视频数据。
在系统调试时,采用了一个彩色数字摄像头作为视频输入源,即输入CVBS格式的模拟视频信号,通过逻辑分析仪捕获输出管脚的波形,观测相应的信号和输出数据。通过不断修改程序,最终实现视频图像的采集、显示。图4是通过MSP430F169设置ADV7183B的输出模式选择寄存器的波形。可见,时序满足标准的I2C总线协议的传输时序:起始—从器件地址(0x40)—应答—从器件的寄存器地址(0x03)—应答—写数据(0x0C)—应答—结束。图5和图6是解码后的视频数据。在图5中,根据固定前缀FF 00 00 F1可知,F1(1111 0001)所包含的信息是表示行由0跳变为1,场由0跳变为1,传输数据进入的是行和场的消隐期。而图6中,由固定前缀FF 00 00 80可知,80(1000 0000)所包含的信息是表示行由1跳变为0,场由1跳变为0,传输数据进入的是行和场的有效期。由此表明,视频解码系统输出的视频数据符合CCIR656标准,达到了设计要求。
综上所述,本视频解码系统利用MSP430F169进行解码芯片ADV7183B的设置,具有低功耗、小巧灵活等特点。同时,作为视频输入前端,将彩色摄像头的模拟视频源转换成16 bit的YCrCb型4:2:2数字视频数据,并进行格式转换、滤波等处理后,通过DVI接口在CRT上清晰显示,达到了设计要求,能够为相应的视频后处理设备(如DSP、FPGA等)提供良好的数字视频数据。
MSP430 数字电视 集成电路 嵌入式 DSP FPGA 单片机 MIPS 解码器 C语言 无线电 电子 电路 滤波器 总线 LED ADC 相关文章:
- CPLD器件的在系统动态配置(08-31)
- 基于CycloneII和MSP430的网络数据加密实现(11-09)
- 基于Profibus-DP现场总线通信接口设计(11-09)
- 主导闪存发展的关键技术(04-21)
- 零基础学FPGA (一) 关于我和FPGA(01-14)
- 赛灵思“授之以渔”理论:危机中如何巧降成本(06-04)