基于FPGA的伺服驱动器分周比设计与实现
时间:11-08
来源:互联网
点击:
4 结 语
本文提出的分周比实现方法可以准确地将光电编码器输出的正交信号按照设定的分周比进行分频。通过设定分频比可以实现1~256倍的分频,甚至更高。在实际系统中,还可以利用MCU通过总线在线配置分周比。假如要实现分数比例的分周比,也只需在本方案基础上稍加改进即可。
本文提出的分周比实现方法可以准确地将光电编码器输出的正交信号按照设定的分周比进行分频。通过设定分频比可以实现1~256倍的分频,甚至更高。在实际系统中,还可以利用MCU通过总线在线配置分周比。假如要实现分数比例的分周比,也只需在本方案基础上稍加改进即可。
电动机 编码器 FPGA 电子 仿真 VHDL MCU 总线 相关文章:
- 基于FPGA的发电机组频率测量计的实现(07-22)
- CPLD与绝对式编码器在高精度高速伺服单元中的应用(07-28)
- 微机保护控制接口装置的CPLD抗干扰设计(08-02)
- 基于FPGA的步进电机正弦波细分驱动器设计(08-02)
- 用单片机和CPLD实现步进电机的控制(08-06)
- CPLD在基于PCI总线的功率模块设计中的应用(08-18)