基于SRAM编程技术的PLD核心可重构电路结构设

时间：07-23 来源：互联网点击：

结论

本文针对传统CPLD的核心可编程结构——P-Term和可编程互连线，采用2.5V、0.25μmCMOS工艺设计了新的、基于SRAM的可重构电路结构。本设计中的P-Term结构具有可编程的3种工作模式，可以根据需要获得较好的速度和功耗折衷。基于SRAM的、延时固定的可编程互连线仅有300ps的延时时间，可以获得很高的速度，而且同基于EEPROM的互连线相比编程数据减少了50%，可获得更短的配置时间，更适合动态重构应用。采用上述新结构构成的PLD比FPGA更适合在可重构系统中实现复杂状态机和译码电路。

作者：曹伟，高志强，来逢昌，毛志刚

上一篇：利用FPGA实现异步FIFO设计
下一篇：一种基于FPGA 的新型误码测试仪的设计与实现

电路 CPLD FPGA 总线 Altera Xilinx 仿真 CMOS 电阻电流相关文章：

栏目分类