基于CPLD与单片机的高速数据采集系统

4 仿真和实验结果


图3 CPLD采样和渎写SRAM仿真波形

图3为CPLD采样和读写SRAM的仿真结果。在仿真过程中，选取采样点数为6进行测试以方便观察。当MCUWR和Yl信号有效时，由CPLD控制产生对SRAM的片选和写信号，连续对SRAM单元内容清O；当MCUWR和Y2信号有效后，CPLD输出给TLC5510的采样时钟，在2．5个ADCLK周期后，产生TLC5510的输出使能信号，同时控制61C256的写操作，将采样数据连续写入SRAM单元。仿真过程中，在数据总线上模拟了采样的6个数据。当MCURD和Y2信号有效时，CPLD给出61C256的片选信号和地址信号，读出一个单元的数据，若再次读，则地址单元加1。

5 总结

本文设计的基于CPLD与单片机的高速数据采集系统在QUARTUS II软件中进行了仿真并达到了预期的控制逻辑。该系统的实际电路在新型匝问间耐压测斌仪的开发中得到了成功的应用。本文创新点：本文的设计方案对于其它高速数据采集系统设计具有借鉴价值，通过选择不同采样频率的A/D转换器，系统可满足不同应用场合的需求，因而系统具有普遍使用性。

项目经济效益(300万元)

作者：万军      来源：《微计算机信息》(嵌入式与SOC)2009年第4-2期