深亚微米CMOS IC全芯片ESD保护技术

　　摘 要：CMOS工艺发展到深亚微米阶段，芯片的静电放电（ESD）保护能力受到了更大的限制。因此，需要采取更加有效而且可靠的ESD保护措施。基于改进的SCR器件和STFOD结构，本文提出了一种新颖的全芯片ESD保护架构，这种架构提高了整个芯片的抗ESD能力，节省了芯片面积，达到了对整个芯片提供全方位ESD保护的目的。

　　1 引言

　　静电放电保护对于深亚微米设计来说，由于栅氧薄、沟道短、源漏结浅再加上轻掺杂漏（LDD）以及硅化物扩散等工艺，使得传统的ESD保护电路保护能力降低。所以深亚微米CMOS IC的ESD保护变得更加困难。在考虑提高IC ESD保护能力的同时，又要尽可能减少保护电路所占的版图面积，这在多管脚CMOS电路中，问题尤为突出。

　　传统上，为加强ESD保护能力，大都仅在输入PAD附近做上ESD保护电路。大量的实验结果表明，即使在输入与输出PAD上已有适当的ESD保护电路，仍然出现CMOS IC的内部电路因ESD测试而发现异常的损伤问题。因此，ESD的保护设计必须要注意全芯片（whole-chip）保护架构的设计，才能够真正避免内部电路发生异常损伤的问题。

　　ESD事件可以在CMOS芯片上各种引脚（输入PAD、输出PAD、VDD和VSS）之间以各种组合随机发生，所以，在CMOS芯片各PAD外围都必须有相应的ESD保护电路，而且该保护电路对各种可能发生的ESD组合都要有很好的保护作用。另一方面，输入输出PAD之间的ESD事件时常会发生ESD电压转而跨在VDD与VSS电源线之间，造成IC内部电路损伤导致VDD对VSS的漏电增加，甚至永久短路。在深亚微米CMOS IC中，这种破坏现象尤其常见。

　　针对这些问题，结合实际工作，本文以改进的SCR器件和STFOD结构为基础，提出了一种新颖的全芯片ESD保护架构，这种架构不仅提高了整个芯片的抗ESD能力，而且节省了芯片面积，达到了对整个芯片提供全方位ESD保护的目的。

　　2 互补式LVTSCR器件在输入级ESD保护电路中的应用

　　2．1 ESD应力模式

　　ESD电压对于VDD和VSS节点来说可以分别是正或负极，所以对每个管脚来说，都有四种ESD应力模式。

　　（1）PS-mode（Pin-to-VSS正极性）：VSS脚接地，正的ESD电压出现在该I／O脚对VSS脚放电时，此时VDD与其他脚悬空。

　　（2）Ns-mode（Pin-to-VSS负极性）：VSS脚接地，负的ESD电压出现在该I／O脚对VSS脚放电时，此时VDD与其他脚悬空。

　　（3）PD-mode（Pin-to-VDD正极性）：VDD脚接地，正的ESD电压出现在该I／O脚对VDD脚放电时，此时VSS与其他脚悬空。

　　（4）ND-mode（Pin-to-VDD负极性）：VDD脚接地，负的ESD电压出现在该I／O脚对VDD脚放电时，此时VSS与其他脚悬空。

　　芯片输入输出脚的ESD耐压度是以以上四种ESD放电组合模式下最低的耐压值为判定值。先前的ESD保护设计中，LVTSCR器件只被安放在PAD到VSS的放电路径上，也就是说该LVTSCR器件只被用来提升PS-mode的．ESD保护能力，不能提供对PAD全方位的保护。

　　2．2 互补式LNTSCR在输出级：ESD保护电路中的应用

　　在图1中显示了一种互补式LVTSCR的静电放电保护电路。在该电路中有两个LVTSCR器件，其中LVTSCR2被安排在PAD到VSS之间用来保护PS-mode的ESD放电，此LVTSCR2是在SCR器件中内嵌一NMOS器件而成的；另外有一LVTSCR1器件被安排在PAD到VDD之间，用来保护ND-mode的ESD放电，此LVTSCR1器件是在SCR器件内嵌一PMOS器件而成的。这LVTSCR1与LVTSCR2正好形成互补式（Complementary）的结构，可以有效地提升该PAD的ESD保护能力。另外NS-mode的ESD放电，被D1二极管旁通掉；PD-mode的ESD放电被D2二极管旁通掉。在图1所示的互补式LVTSCR ESD保护电路中，四个不同的放电组合都被一对一地保护着，故可以真正地提供全方位的ESD保护能力。另外，由于LVTSCRl内嵌的PMOS栅极接到VDD，所以LVTSCR1在CMOS IC正常工作情形下是关闭的，只有当ESD放电时才会被导通，此LVTSCR1的导通电压等效于PMOS的骤回击穿（Snap shoot）电压（约-10～15V）。试验证明，在较小的面积下，该互补LVTSCR电路能承受更高的ESD电压（》8000V）

　　3 HINSCR和HIPSCR器件在输出级ESD保护电路中的应用

图2所示HINTSCR是将一旁通二极管：Dp2埋入一N型LVTSCR器件而形成的一种高电流低电压NMOS触发的横向SCR器件，HIPTSCR将一旁通二极管。Dn2埋人一P型的LVTSCR器件中而形成的高电流低电压PMOS触发的横向SCR器件。这两个器件可以与集成电路的输出级PMOS器件与NlMOS器件合并在版图中，以提升该输出级的静电放电保护能力。此特别埋入的二极管会分流掉一部份触发电流，因此}IINTSCR器件与HIPTSCR器件必须要有更大的外