我们的自定义IP已经在列表中了，但是这个时候将IP添加到工程中，刚才进行的编辑并不生效，GPIO端口并没有显示在IP核的框图中，这点兔子没有搞明白是为什么，可能要手动修改MPD文件吧。于是我选择将这个IP再添加一次（不得已而为之，有什么好办法望不吝赐教），还是刚才的方法，只不过这回选择导入已有的外设，这种方法也可以用于导入其他已有的IP核。
依旧起名为my_gpio，在弹出的提示中选Yes覆盖，之后一路Next到HDL Source Files窗口，选择IP核的\data\_my_gpio_xst.prj文件。
继续Next，直到这里选择总线类型为AXI4-Lite Slave类型。
接着在参数窗口中指定High Address的参数为C_HIGHADDR。
好了，Next到结束，这时刚才进行的修改已经生效并被成功导入了，现在双击my_gpio，保持默认选项不管，将其添加到系统中。
在Graphic视图中，可以看到my_gpio的框图，包括一组已经连接的AXI总线，和两组我们刚才定义的端口。
进入Port界面，将LED和SW端口设置为对外，确保最后看起来是这个样子。
好了，关闭XPS，回到PlanAhead，生成Top HDL（如果之前做了可忽略）。
新建一个约束文件，并设置SW和LED的端口约束。
约束内容如下（建议手动输入，如果Copy了什么非法字符是很麻烦的，害我查了好久）：
选择Generate Bitstream，系统会自动完成编译综合工作，最后生成包含PL配置信息的System.bit文件。
至此，my_gpio自定义外设就完成了，这个PL现在可以通过AXI总线与PS通信——让然还需要软件支持了，呵呵。下篇将会介绍如何裸机软件调试外设，其步骤与ZedBoard_CTT文档中大同小异。以上。
