国际IC业进入变革期，详解挑战与机遇

电子电路逐渐细微，芯片制造商在晶体管设计制造方面遇到的困难也越来越大。1965年"摩尔定律"与1975年"丹纳德定律"所构建的"几何尺寸按比例缩小"的时代在进入10纳米后，多年来基于硅的平面器件所形成的技术路线、工艺装备和生产条件，面临重大调整。进入2014年以来，英特尔、台积电在推进基于14nm/16nm FinFET工艺时都遇到了比以往更大的挑战，而日前韩国三星公司宣布与意法半导体合作开展FD SOI生产工艺开发，更使半导体产业的技术路线图变得扑朔迷离。国际半导体业进入调整变革期，对于中国企业来说，既是机遇也是挑战。

降低成本是关键

20nm以后主要存在两条技术路线：Intel和TSMC主导的FinFET技术以及IBM、ST主导的FD SOI技术。

半导体芯片沿着更小的单位面积、更细线宽、更低成本、更低功耗的路径向前演进，不同技术节点都有不同的技术障碍，人们也会开发出不同的技术加以解决，比如28nm时代的PolySiON和HKMG。在20nm节点上业界普遍认为FinFET技术尚不是必须的，但是到了20nm以后则主要存在两条技术路线：Intel和TSMC主导的FinFET技术以及IBM、ST主导的FD SOI技术。由于Intel和TSMC在IC制造业占据主要地位，FinFET毫无疑问成为主流。

然而，近年来逻辑芯片工艺在向10纳米节点演进过程中，前进步伐遭遇到了逆风阻挡。英特尔原先预定接续Haswell的14nm工艺Broadwell处理器于2013年底量产，然而目前量产时程已经延后到2014年下半年，甚至有可能推迟至明年才能与消费者见面。台积电的16nm工艺研发也时常有开发不顺利的消息传出。

高昂的成本是目前两家厂商面临的主要问题。"产业界在14nm节点上采用FinFET技术已经基本成共识，至今技术上实现已无大的障碍，重点是要找到降低成本的有效途径，否则仅会有少数高毛利产品可以用得起14nm工艺。"清华大学微电子所教授魏少军指出。

EUV光刻机的光刻功率不足则是影响FinFET技术在10nm及10nm以下成本过高的主要原因。Lam Research院士Reza Arghavani指出，对于半导体制造来说，EUV不能及时导入使用，业界也能采用spacer图形化技术加以实现。但问题是spacer的工艺步骤需要三次掩膜才能达到效果，这导致制造成本和时间都大幅增加。所以没有EUV，未来的光刻图形化是个问题。

半导体问题专家莫大康表示："在过去50年里芯片的三个要素--价格、功耗和性能始终是在联动。实际上，单纯从技术上来讲，无论28纳米还是10纳米都可以实现，但是必须综合考虑价格、功耗和性能三个要素。因为在28纳米以后，技术复杂程度和制造成本都将大幅提升。"

技术路线各具千秋

FinFET技术开发不顺，使得其他技术路线开始更多受到重视。但决定因素仍是各大厂商的态度。

FinFET技术开发不顺，使得其他技术路线开始更多受到重视。今年5月，有消息传出，意法半导体和三星电子签署了28纳米FD SOI技术的多资源制造全方位合作协议，授权三星利用意法半导体的FD SOI技术，为客户提供先进的芯片制造解决方案。同时也有美国高通公司延缓采用FinFET技术的消息传出。

根据莫大康的介绍："就目前来说，FinFET和FD SOI两种技术各有优劣点，都在进展，很难说谁将一定胜出。其中，FinFET技术需要从IC设计开始兴建新的生态链，工艺复杂。这会影响成品率，提高成本。对于FD SOI来说，其SOI硅片成本很高，要500美元一片，相比而言，通常的12英寸晶圆每片只需80美元。但是，FD SOI仍属2D范畴，各方面的变动不如FinFET如此巨大，制造商过渡起来较为容易，而且FD SOI尤其适用于高频或者低功耗器件的制造。"

总之，两条技术路线的前途决定权还在各家厂商之手，英特尔、高通、台积电、三星等大厂的采用为决定因素。

走出自己的路

不能盲目听信他人，要在科学分析、认真论证的基础上，敢于打破常规，走出一条自己的道路来。

制约我国半导体产业做大做强的关键仍是核心技术缺乏、产品难以满足市场需求。全球半导体进入深度调整变革期之际，既给我国带来挑战，同时也为实现"弯道超车"提供了条件。对于下一阶段的工艺路线，我国应采取什么样的布局策略呢？

魏少军认为，要认真分析平面体硅、FinFET技术和FD SOI技术在22nm及以后各个工艺节点的优缺点和竞争领域，不能盲目听信他人，因为现在即使是世界第一流的企业也看不清楚发展方向，也在不断地探讨和调整中。要在科学分析、认真论证的基础上，敢于打破常规，走出一条自己的道路来。这里面，对企业领导人的战略眼光、决策能力都是严峻的考验。

Cadence公司总裁及CEO陈立武认为，长期来看，未来