• · PCB设计中哪些走线要进行阻抗匹配，其阻抗匹配阻抗应为多少？11-17
• · 请教：capture CIS 的问题11-17
• · PAD 与VIA11-17
• · 装了两个版本后，两个版本的走等长时的长度误差提示框没有了，不知道能在哪找回来？11-17
• · allegro怎么加载封装库,麻烦告知11-17
• · Allegro 16.3中的Fpga System Planner DOME问题的解决办法11-17
• · Allegro16.3学习心得11-17
• · 请教有关过孔的问题11-17
• · DXF文档导入进我的ALLEGRO？11-17
• · 如何将16.2右工作区设置与15.7一样11-17
• · 尾缀为 .art的文件怎么打开？11-17
• · allegro新问题，谁遇到过11-17
• · 从BRD文件全自动生成GERBER, ICT,IPC356D...11-17
• · 时序计算和Cadence仿真结果的运用11-17
• · powerPCB转allegro的问11-17
• · ODB++插件11-17
• · Allegro可否象protel一样输出本项目的元件库？11-17
• · allgro如何导网络表，请高人指点？谢谢11-17
• · cadence 16.2破解方法集11-17
• · 总结16.2问题11-17
• · 16.2中差分对的设置11-17
• · Cadence的SourceLink注册问题请教11-17
• · 生成网表时遇到问题11-17
• · ALLEGRO中导入网表无法放置元件11-17
• · 元件更新不了11-17