微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网表时遇到问题

生成网表时遇到问题

时间:10-02 整理:3721RD 点击:
好像是candence的bug,在生成网表后打包时出错了,说系统找不到指定的文件,pxl.exe
大家知道是怎么回事吗? 急啊

没遇到过此问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top