微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.2中差分对的设置

16.2中差分对的设置

时间:10-02 整理:3721RD 点击:

15.5中设置差分对的min line spacing为5mil,差分信号的Spacing设置为20mil,即可以保证差分对与其他信号的线距为20mil,而差分组内线距满足至少5mil即可

但是16.2中也这样设置,却出现DRC(差分组内满足5milmin line spacing,但是不满足Spacing 20mil的要求,因此报错)

是不是应该在哪里设置一下才不会报这样的DRC?

他的drc是顯示什麼?

若是不滿足Spacing 20mil 表示你沒把他設差分信號

若是不滿足他 可能是neck沒設到

DRC显示的是差分组内line to line不满足20mil

 diff pair primary gap:

 diff pair neck gap: 

設一下看看

你線拉出來他是走5mil?

 diff pair primary gap: 5mil

 diff pair neck gap:  3.5mil

是的,差分线拉出来是走5mil的,但是同时会出现DRC(不满足20mil线距的DRC)

allegro16.2 有bug,有时候会这样。

暴力解决办法:把文件存为16.0.1,update drc,然后问题解决,再次导入到16.2打开。

6楼说的跟不管他不是一样的吗?

我也有这样的问题

不过我现在解决了,原因就是你只定义的diff pair primary gap:

 diff pair neck gap:,但没有定义diff pair SPACING,你可以把差分对建立为NET CALSS和NET CALSS-CALSS 再分别定义diff pair 与其它NET SPACING及diff pair 内SPACTING。

如果还搞不定,找我吧

andy_15@163.com">Dandy_15@163.com

MSNandy_15@163.com

QQ:331897693

http://edi-2008.spaces.live.com/

同样的问题!期待高手帮忙解答下

    可以具体点吗?怎么建立NTE-CLASS



    具体怎么做?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top