• · 新手请教怎样在allegro选择器件或网络时,在原理图可以同时被选中？11-06
• · 16.5導出PDF的顯示資料11-06
• · 绕等长时显示数据为什么会在右边出现11-06
• · 新手请教capture 原理图与PCB edit 怎样实现时时互连？11-06
• · Orcad capture CIS在没有建元件库时，怎样把原理图中元件选中保存到库里？11-06
• · 如何禁止allegro在启动时自动打开最近的*.brd文件？11-06
• · Cadence SPB 16.3补丁Hotfix_SPB16.30.030_wint_1of111-06
• · 16.5导出PDF出错11-06
• · 每天一问，约束管理器线的长度为啥是黄色？问题已解决！11-06
• · SPB16.X中如何铺这种铜皮11-06
• · 钻孔文件生成问题已解决！ 但现在有个新问题求助！11-06
• · 如何把原理图中的多个电容一次换成别的！11-06
• · 有关16.5 自定义toolbar11-06
• · 急急急！无法生成钻孔文件：Error processing extract . Program terminated.11-06
• · 求教在allegro 16.3中如何如何把stroke中的Ctrl键去掉11-06
• · 如何用highlight11-06
• · 解决16.3的stroke不能用的方法11-06
• · 跨电源平面分割指的是只要有一个相邻平面是完整的就行了吗11-06
• · 最近总是遇到很奇怪的事 如图...11-06
• · 如何利用已有的工程文件生成自己的库？11-06
• · cadence和pads哪个好，初学者用哪个11-06
• · allegro user preferences 的使用问题11-06
• · 有没有哪个兄弟姐妹在ubuntu里装了Cadence的？11-06
• · 在16.5或16.3中怎样消除警告There are no vias available for routing11-06
• · 为什么pcb中的元件一直处于高亮？11-06