• · 板子上出现这个飞线，怎么删除掉呢11-06
• · 求○●○ Allegro 16.3 3D 功能应用教程○●○11-06
• · 請問一下SPB 16.5 安裝好之後，可是dsn檔無法正確連結有什麼辦法可以解決呢？11-06
• · 关于去耦电容的布局布线，能否布线的时候直接并联在一起然后再连接到相应的电源管脚？11-06
• · 新手问下生成钻孔文件的问题11-06
• · 请教一下allegro如何高亮显示FPGA中的一个BANK而不是全部11-06
• · 导入nerlist时的问题11-06
• · 自动布线后，线和元器件变成一体的了，怎么分开？11-06
• · FPM0.08不能用11-06
• · allegro 铺铜问题（在线等）11-06
• · 做复杂封装Create symbol时失败求解决方法！11-06
• · shape到pin间距的报错，大家过来探讨下出线这个报错的原因11-06
• · 导入outline的问题11-06
• · 请教各位大侠：allegro可以和capture CIS建立互联关系，在选中原理图中元件时同时也能11-06
• · SPB 16.5 ~~ stipple patterns 如何使用？11-06
• · cadence 16.3 光绘输出文件11-06
• · 求解，为什么在allegro中添加不了.dra的logo，有 ILLEGAL ARC RADIUS提示，高手赐教。11-06
• · ~~~！请问怎么画成这样的封装。\\\11-06
• · cadence 16.3 出光绘报错11-06
• · 关于过孔在底层不扣铜问题11-06
• · 16.5不能挖铜11-06
• · SPB15.7进入sigxplore出错11-06
• · 请教allegro cadence使用元件等间距排列的问题，谢谢11-06
• · 请教如何使用元器件的等间距排列11-06
• · ALLEGRO 16.3 导出3D 怎么搞呢11-06