• · cadence有SCH library11-06
• · capture cis原理图页重命名后，重新在offpage后加页号怎么不行？11-06
• · 求助，各位出ncdrill的时候都是怎么选的？11-06
• · 关于叠层的另一个问题11-06
• · PCB导入NET过程中出问题，急！11-06
• · 小弟遇到问题，不能生产gerber,求教11-06
• · allegro 铺铜问题11-06
• · allegro的右边栏不见了。11-06
• · 请教，如何仿真出CPU到DDR数据线和地址线的长度？11-06
• · 使用export odb++是不是能完全替代drill和gerber了11-06
• · 有偿制作ALLEGRO封装11-06
• · DDR2的ODT是否需要做等长？11-06
• · 碰到见怪事同在REF_DES ASSEMBLY_TOP层上的字体颜色居然不一样11-06
• · 生成网络表不成功11-06
• · 16.3版本打开过但用15.7却打不开11-06
• · 弱弱问下有多少童鞋周未还在加班的？11-06
• · orcad导入allegro之莫名奇妙多pin事件11-06
• · 16.2版本的可不可以导入15.7版本的封装啊11-06
• · 怎么写个SKILL 能完成ALLEGRO自动设配对的信号？11-06
• · 求助：用16.3版本的Orcad打开10.5版本Orcad的原理图，出现pin number等信息丢失11-06
• · pad designer无法导入allegro画的ssm文件！？11-06
• · 16.5库路径问题（BUG）11-06
• · 从protel转用allegro画PCB诸多新手问题请教！11-06
• · Power PIN的设定11-06
• · cadence 16.3的replicate placement最大元器件数是多少？11-06