微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 板子上出现这个飞线,怎么删除掉呢

板子上出现这个飞线,怎么删除掉呢

时间:10-02 整理:3721RD 点击:
LISTING: 1 element(s)
            < RATSNEST >            
  Net name: A0
  Some rats of net are bundled.
   schedule is locked *
    D1.E12 D3.M8 D2.M8
   
  Plan level:      Unplanned
  End points:
    D3.M8    xy (3387.251 -933.250)
    D2.M8    xy (3384.248 -1385.249)
版本是16.3 GXL,应该是有人动过bundle等功能了,但是不知道怎么搞掉啊

在原理图里删啊

A0确实是有效的网络,已经连接上了

修改原理图中无连接的网络名称和多余的网络线

我看了下原理图,有别的元件的管脚叫A0、A1,都赋到别的网络名上了
这样里面也还会连接上吗?

原理图命名错误,飞线在PCB里是删不到的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top