微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在16.5或16.3中怎样消除警告There are no vias available for routing

在16.5或16.3中怎样消除警告There are no vias available for routing

时间:10-02 整理:3721RD 点击:
请问在16.5或16.3中,怎样在除警告There are no vias available for routing呢?

规则定义

你没有指定via

我也知道是规则定义,是没指定Via,但不知道在哪里设置。在约束管理器中也没找到。原来在15.x中可找到

我还没使用过16.5的

进入CES后选PHY栏,后面就有的......察亮你的眼睛慢慢看吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top