• · 急，在线等，在sigxplore中找不到set-constraint选项11-06
• · allegro输出椭圆孔怎么没有呢？11-06
• · 请教0.65间距BGA封装布线方法？11-06
• · 引脚号怎么是这个样子？应该怎么设置它的属性？11-06
• · 求助：Allegro16.3 导出封装 焊盘丢失？11-06
• · 新手请教 allegro15.7出光绘文件时出现的问题.11-06
• · 请教flip chip 和wire bond11-06
• · （急）放焊盘时，警告 Text line is outside of the extents.11-06
• · allegro16.5的shape按钮终于出来了,满意了,以后也会少来论坛逛了11-06
• · 请教一个DRC的提示:11-06
• · allegro进行pin交换后怎样更新orcad啊？11-06
• · 请教如何获取旧板子的板层颜色信息并在新板子中使用，谢谢11-06
• · 求16.5补丁11-06
• · 大家看这个错误提示，进来看看11-06
• · allegro16.2添加泪滴存在BUG？请各位帮忙！11-06
• · 请教，15.5是否有类似于16.3的placement mode功能？11-06
• · 有人遇到过点一下走线就直接打VIA了，或者走线过程中停顿一下，也就直接打VIA了11-06
• · PRO-E 的 stp文件如何转化成dxf文件？急～请高人帮忙解答！谢谢！11-06
• · 请高手帮忙看看这个DRC11-06
• · 急~~~~~ 麻烦高手们帮解决。在线等11-06
• · orcad修改接插件引脚网络顺序，怎么跟新到allegro？有无快捷方式11-06
• · 请教BGA扇出无法应，无提示11-06
• · 如何选择默认打开的SigXplorer？11-06
• · 退出Allegro时弹出错误对话框11-06
• · Sig Xplorer 无法仿真11-06