• · 差分线设置不同间距该怎么设置？11-06
• · 急！大家帮帮忙啊，要去试面了，英文要求有的看不懂啊。帮忙解释下啊11-06
• · 电阻电容封装问题（初学者）11-06
• · 新人请教，cadence中如何改网络的名字11-06
• · 约束管理器中Max_parallel规则设置问题11-06
• · 动态铜产生的孤岛要怎么删除？11-06
• · Artwork Error11-06
• · orcad 中VCC以及地的符号是全局的吗？11-06
• · 连接总线时如何把过孔连接到走线上11-06
• · 关于建BGA封装的问题，大家来谈谈11-06
• · 怎么实时显示走线的长度11-06
• · 公制还是英制11-06
• · CONCEPT HDL 的值VALUE 怎样和ALLEGRO里面的VALUE对应？11-06
• · allergo 16.3 export allergo 16.2的问题11-06
• · 在产生光绘文件的时候出错11-06
• · 请问一个画差分线的问题11-06
• · 求助！cadence焊盘显示11-06
• · ORCAD&PADS导出网表不是“xxx.asc”11-06
• · 15.7移器件软件出问题？11-06
• · 在allegro中能不能像PADS一样用封装查找元器件？11-06
• · 请教：2片DDR2 正反放，数据线重合，发现同一根线不等长，为什么？11-06
• · 有没有什么办法把所有的动铜一下子全部转成静铜啊11-06
• · 99 画的原理图 导出的网络表用allegro画的时候应该注意什么？11-06
• · cadence16.5 如何设置static solid 铜参数11-06
• · Symbol Wizard V2.46.03 可以创建 cadence 16.5 Design Entry CIS用的原理图库？11-06