微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问一个画差分线的问题

请问一个画差分线的问题

时间:10-02 整理:3721RD 点击:
我是从PADS 内导出道ALLEGRO 内画的。走差分线的时候好像在计算一些东东,比正常的走线慢一些,是怎么回事。

setup--constraint---modes中的Electrical Modes -----all off,就可以解决这个问题了!

非常感谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top