微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 约束管理器中Max_parallel规则设置问题

约束管理器中Max_parallel规则设置问题

时间:10-02 整理:3721RD 点击:
我按照示例在约束管理器中设置了Max_parallel规则,发现怎么调整走线都解决不了它带来的DRC问题,求高手讲解下下


怎么沉下去了,自己顶起来

怎么还没高手来看呀,我再顶

高手在哪里?

我再顶

加大两条走线距离或者是缩减耦合长度,如果drc没有消失,选择drc右键show element就有详细的说明;包括约束和违反的部分。

BZ能给我讲讲我附图设置的含义吗,看和我理解的是不是一样

Example: "1000:6:2000:7:4000:8:6000:10" implies that two traces which run parallel between 4 to 6 inches must be at least 8 mils apart.

PARALLEL表示当前NET同相邻允许平行走线的长度:如  1000:6表示  当间距为6MIL时,最大允许平行长度为1000MIL。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top