• · 16.6的图形显示系统功能大有长进阿,但其他重点地方诚意不大，对比16.5改动如下11-06
• · 请各位路过的大神指点，Allegro使用6大疑问？11-06
• · 版本16.5，hotfix020，铜皮与via短路，DRC检测不出来11-06
• · 有谁知道在有IBIS模型数据的情况下，如何建立器件的IBIS模型？11-06
• · properties中电特性相关的设置和约束管理器中的设置有何关系？11-06
• · 求教一个关于模块复用后修改的问题11-06
• · allegro 16.6的升级补丁什么时候才能出来？11-06
• · 邮票孔焊盘怎么做？11-06
• · cadence 16.3 的license问题 大家看看怎么解决11-06
• · BGA铺铜问题11-06
• · OrCAD 16.6 只要修改器件的标号就会自动显示下划线？11-06
• · 无法修改边框倒角,看得到但Find面板是灰色的只有OtherSeg被选中11-06
• · 调查：Cadence的软件稳定性如何？！高手请指点一下。11-06
• · orcad 改动 part reference 值后怎么会自动添加下划线？11-06
• · 请教下，四层板中顶层走线通过一个过孔到底层走线，这里顶层走线和底层走线垂直11-06
• · 设置bus后属线显示在一起是在哪边设置？11-06
• · 布线和布局11-06
• · 封装命名11-06
• · 使用SHAPE做屏蔽罩11-06
• · 求助：Allegro Project Manager 打开之前的版本原理图11-06
• · static shape转换成dynamic shape后就无法显示铜皮呢？11-06
• · 能不能提供2~10层板板阻抗设计线宽和层叠参考11-06
• · 求助，如何指定差分对的pin的配对11-06
• · 阻抗计算工具11-06
• · SPMHA1-29911-06