微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > BGA铺铜问题

BGA铺铜问题

时间:10-02 整理:3721RD 点击:
BGA铺铜时
怎样让BGA内shape到shape的间距小,外部的间距大
我现在用区域规则设置,BGA内部铺铜间距8,外部间距30
可是铺铜效果都是按照defult的默认间距
是哪里操作不当么?大家都怎样做的?

你是不是没有在图中画出相应区域?坛子里有一篇专门介绍区域规则设置的贴子,去找找

画出区域了
区域内线宽设置都生效了
但是铺铜间距不生效

晕,你铜铜间距不生效就是没有生效,看看是不是区域重叠了,导致规则冲突

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top