• · 可以告知常用的SKILL 吗11-06
• · ORCAD生能BOM表时出现问题11-06
• · allegro制作封装采用CreateDevice命令生成的txt文件在何时起作用？11-06
• · 求教：ALTIUM转出的DSN文件只能用ORCAD10打开保存后才能被CADENCE16.5所打开11-06
• · PSM设置的高度和在CaptureCIS设置的零件高度是什么关系呢？11-06
• · bus net group和net class11-06
• · 自动布线如何更新到PCB11-06
• · 为什么我走线时铜线变成一段一段的, 交错的地方甚至还有像X光片一样的反显？11-06
• · 新手，求助。11-06
• · 请问我想把板子自动生成的铺铜边框隐藏掉, 不知怎么操作？11-06
• · 你们猜今年行业会有多景气？11-06
• · 电源多了大家是如何做到信号线不跨分割的呀？11-06
• · cadence 16.6 的PCB Editor 打不开11-06
• · ＤＤＲ２内存控制器配置求助11-06
• · 大家遇到过器件报表中没有器件的值的情况11-06
• · 请问怎样把板框缩小？比如说向左缩进5MM 。谢谢！11-06
• · 差分线在1mm BGA内出线哪种方式好？11-06
• · 布线纠结-------首块4层PCB板-----请各位指点11-06
• · (已解决)LPWizard在WIN7 64BIT下先成ALLEGRO封装问题11-06
• · Allegro走线中的小方框是怎么出现的？11-06
• · 更改PCB封装11-06
• · 求万能的论谈讲解Allegro 做库时Drawing Size 各坐标含义11-06
• · 问下两次DBdoctor出现结果不一样是什么原因啊？11-06
• · 走线如何等间距11-06
• · Allegro 建库 规则设置，求解11-06