• · 求解决区域约束的知识11-06
• · 怎么理解allegro中的这些名词11-06
• · about pad designer11-06
• · cadence补丁28发现严重问题，有遇到没？11-06
• · allegro出图问题，请大家帮忙11-06
• · 怎样在allegro中设置via格点11-06
• · 请教射频走线如何画出来11-06
• · 急求指导11-06
• · cadence中如图中页间标识符怎样自动标识上去？11-06
• · 无法删除drawing format construction 边框11-06
• · 关于slide指令操作时，无法将折线滑动至Pin内部，求解决办法！11-06
• · 求解：关于开阻焊11-06
• · allegro 16.5 网表 拓扑11-06
• · 在设置约束的时候，bus和class有什么区别？11-06
• · 如何为同网络不同器件引脚同时添加过孔11-06
• · Copy 问题？11-06
• · 关于封装的规范。11-06
• · 大家有没有遇到过这个问题？11-06
• · DDR时钟线与地址线的问题11-06
• · 请教16.5 同一网络两个PIN 叠在一起layout 线连不完整问题11-06
• · DBdoctor出错，Error was fixed，求救！11-06
• · 如何设置等长误差11-06
• · allegro 差分线DRC相关问题求救11-06
• · allegro 拓扑结构设置问题。求解！11-06
• · Allegro中关于各种孔的问题11-06