微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教16.5 同一网络两个PIN 叠在一起layout 线连不完整问题

请教16.5 同一网络两个PIN 叠在一起layout 线连不完整问题

时间:10-02 整理:3721RD 点击:
如图,现在是两个网络一样的DIP 零件的PIN 叠在一起,坐标是一样的,为何我已经把线连到两个DIP PIN 中间去了,软件还是提示我没有连到另外一个PIN上,还是提示网络没有连完,之前就不会出现这样的情况,之前两个网络一样的焊盘叠在一起线拉到中间就可以了,不会提示网络没有连完


在PIN中心画一块圆形SHAPE吧.

忽略 。不用纠结吧。

可以把二个封装画到一个里面就行了。你懂的。这样省事多了、、、、

谢谢小编

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top