• · 关于封装尺寸标注问题--Allegro16611-07
• · Allegro导出PDF=焊盘+丝印问题11-07
• · allegro布线不同网络重叠，没有DRC，没有推让是什么原因？(问题解决，原因没找到)11-07
• · allegro 17.2 用Assign Color给网络赋颜色后，不能用Dehilight解除颜色了，如何解决11-07
• · 关于厂家的阻抗匹配11-07
• · VIA设置中plated和non-plated的区别是什么？11-07
• · 请问这种连接的线头怎么清除的，还有推挤时推到这种线头会打折，有办法一次性清掉吗？11-07
• · artwork打不开怎么回事？11-07
• · 求一个2片ddr T型 带端接电阻的pcb？11-07
• · cadence高速等长线设置及实例视频11-07
• · 教学如何将line change to cline11-07
• · 用阿里狗破解大师装orcad打不开怎么回事？11-07
• · 泪滴设置11-07
• · netlist导入allegro PCB报错，如何解决？在线等！11-07
• · 想問有人知道allegro使用疊構看到的differential，allegro的公式是怎麼換出來的11-07
• · 詢問寄生電感11-07
• · 1-7的孔，我是用1-2的孔和2-7的孔叠起来的，这样有没有问题？求解，谢谢.11-07
• · 为什么复用模块后，元件都是乱的的呢？这是哪里操作错了呢11-07
• · 高密度PCB，同一网络的via最小间距能到多少？能设为0吗？11-07
• · 求cadence的比较全的库文件11-07
• · 打开ICA出错11-07
• · pcb封装库更新11-07
• · Allegro 16.6 无法使用copy命令复制东西的问题11-07
• · capture导网表错误11-07
• · 请大师们指点怎么消除这两种DRC呀11-07