• · 17.2的024补丁。顶顶让更多人看到~~~11-07
• · 16.6补丁出到97了，有需要的没？需要我分享么？11-07
• · allegro无法添加板层11-07
• · 大家的公司都用什么软件管理物料库存采购，能接入CIS的数据吗？11-07
• · 元件不能取消高亮11-07
• · cadence中T形结构的等长咋个设置；11-07
• · allegro差分线不同层的阻抗控制问题11-07
• · 16.6 CIS配置问题capture.ini已经修改了为什么还报错？11-07
• · 求助pcb走线完成后如何批量更改差分线的线宽和间距？11-07
• · cam350如何多层对齐11-07
• · DRC错误11-07
• · allegro 添加测试点方法11-07
• · cadence的PCB footprint命名11-07
• · 关于过孔开窗与盖油的处理问题11-07
• · FPGA 接3片SDRAM 拓扑请教11-07
• · 新手求问，0.5MM 中心距BGA，怎么出线？11-07
• · 16.6怎么设置可以使走线在两个pin或者via的正中间？11-07
• · cadence 16.6不完全破解11-07
• · allegro怎么将位号放到器件中间11-07
• · ALLEGRO17.2的SKILLL11-07
• · allegro能够选择焊盘进行热焊盘连接吗11-07
• · 可否分享下自己的快捷栏设置，就是ENV。11-07
• · Allego17.2导出PCB的问题11-07
• · cadence 怎么统计PCB的表贴焊盘和插装焊盘的个数11-07
• · allegro在slide命令下经常卡死11-07