微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC错误

DRC错误

时间:10-02 整理:3721RD 点击:
过孔出现DRC,怎么解决?DRC错误提示如下:Class:           DRC ERROR CLASS  Subclass:        S2  Origin xy:       (10869.8953 9519.6268)  Constraint:      Blind/Buried Via to Blind/Buried Via Spacing  Constraint Set:  DEFAULT  Constraint Type: NET SPACING CONSTRAINTS  Constraint value: 5 MIL  Actual value:     OVERLAP

过孔重叠了吗?

把出现DRC的地方贴图出来看一下。

报错是孔重叠了吧,不过还得看看你的截图

已解决,约束设置不对

是的,又学到一招

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top