• · stroke命令的疑问？11-06
• · 怎样更新网络表？11-06
• · 请教大虾们，在芯片中不用的管脚，在PCB LAYOUT中间，需要不需要把他们都接成地呢11-06
• · 初学cadence入门碰到问题11-06
• · Allegro 15.7 的Via加不进去。11-06
• · 请问16.2为什么走线会显示花了呢11-06
• · 层堆叠的问题11-06
• · 关于MOSFET11-06
• · package boundary绘制多大比较合适了11-06
• · ERROR(305) Device/Symbol check error detected.11-06
• · WARNING: Could not fit symbol。11-06
• · 对Allegro最新版本16.2 的使用感觉11-06
• · 原理导入问题11-06
• · 焊盘学习小结11-06
• · 为什么导出的放置文件再次导入没有将所有元件都放置好？11-06
• · 一个做封装时的怪问题！11-06
• · 连接两块PCB的方法11-06
• · 大家有听过Eagle的吗？11-06
• · ALLEGRO关于死铜的问题11-06
• · 新问题,线与线之间的间距..11-06
• · allegro的"T"型走线怎么设置11-06
• · 请问约束NET_SPACING_TYPE11-06
• · ALLEGO中器件值标11-06
• · 有个关于总线显示的问题请教各位11-06
• · SPB 16.2 无法高亮显示11-06