微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro的"T"型走线怎么设置

allegro的"T"型走线怎么设置

时间:10-02 整理:3721RD 点击:
allegro的"T"型走线怎么设置
就是那种一个CPU接2个DDR,他们共用地址和控制线,走的是T型线,要求到2个DDR的长度是一样的,怎么设置?

一般都是ddr之间串联啊。t型一般都不用的

在 Allegro 系统中,可以设定TS_ALLOWED 属性于讯号上,用来表示准许
走线中有T 型走线,其设定值如同在Physical (Lines/Vias) Rule Set 中的
T-junctions 设定:
TS_ALLOWED 属性共有下列4 种设定值:
(1) Pins_Only :T 型走线可以在Pin 上。
(2) Pins&Vias_Only :T 型走线可以在Pin 或Via 上。
(3) Anywhere :T 型走线可以在任何地方 (Pin、Via、Cline) 上。
(4) No_Ts_Allowed :不可以有T 型的走线。

http://www.eda365.com/thread-15195-1-13.html

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top