微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问约束NET_SPACING_TYPE

请问约束NET_SPACING_TYPE

时间:10-02 整理:3721RD 点击:

大家好, 看到使用手册中提到可以对net设定属性NET_SPACING_TYPE可以约束组内net走线间距和组间net走线间距, 但是设定NET_SPACING_TYPE=DATA(50/100)后,走线未起作用,后来发现不管你如何设定,走线都是和Setup->Constraint里设定的Line to Line值有关系。
但是, “Line to Line” 是肯定要设定的, 也不意味着NET_SPACING_TYPE这个属性基本上没用了吗? 请大家指教。谢谢

建议先看下有关Constraint设置的资料,NET_SPACING_TYPE只是一个名称,需要MAP到Constraint中对应的值才会起作用。

lz,还是设置区域吧?

我暂时画的都是简单的板子,未使用过此设定,也蛮不明白的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top