微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > package boundary绘制多大比较合适了

package boundary绘制多大比较合适了

时间:10-02 整理:3721RD 点击:
按照tqfp的芯片规格书绘制的话,要是用矩形,有些地方比如零件的四个角落还是可以放零件靠近它的,但是这样drc就会出错。这个区域绘制多大合适了。我是按芯片外形的尺寸在两边各加大了0.2mm的。



这个是我做的两种package boundary,那种好了。我的板子比较密。在靠近芯片的四脚也有可能要放一些被动元件。

把DRC的PACKAGE TO PACKAGE OFF掉。位置尺寸自己把握,不起冲突就OK

感觉四个拐脚不放比较好吧,不利于焊接啊。特别是批量焊接。

没办法的板子才32*32的还要开6个安装孔。

可画可不画  自己看着办咯  不画的话就要关掉DRC中的一项,画的话就省事咯

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top