FPGA,CPLD和ASIC
- · 求助:做niosII遇到问题11-16
- · FPGA编译警告问题,请高手指点11-16
- · FPGA工程师大福利!Xilinx开发板Z-turn Board免费申请试用11-16
- · modelsim仿真出错“Error loading design”11-16
- · 编译显示错误Illegal base specifier in numeric constant.11-16
- · 新手求助谁有关于NiosII的simple socket server模板的详解或资料?11-16
- · 有偿代做FPGA项目11-16
- · xilinx fpga。microblaze ,uart串口通信软件设计求帮忙改成能回送数据的。。。11-16
- · 如何实现串口在1秒内发送多个字节数据11-16
- · 串口通信波特率倍数分频的作用11-16
- · 基于FPGA的DDS怎么控制幅值?11-16
- · 急急急急求用Verilog HDL编写的DDS正弦信号发生器!11-16
- · altera nios ii 配置求助11-16
- · 求教大神!xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题11-16
- · 求助关于FPGA+ADC数据采集11-16
- · modelsim中无法仿真出正弦波波形11-16
- · function函数的问题11-16
- · 时钟脉冲的Verilog程序,但是编译总是无法通过11-16
- · 马上找FPGA工程师工作,现在要准备面试和笔试的内容,大家有什么推荐的书籍或者资料吗11-16
- · Xilinx SP605开发板转让。(已出售)11-16
- · <我与FPGA-学习FPGA的那些年>11-16
- · 在使用microblaze软件设计的时候经常看到XUartLite这种类型的东西是什么意思11-16
- · CORDIC算法求助11-16
- · quartus ii 在下载程序时verify项无法打钩,且加载.pof文件报错11-16
- · FPGA如何锁住程序11-16
栏目分类
最新文章