基于FPGA的DDS怎么控制幅值？

刚学FPGA，用FPGA+DAC设计的DDS，已实现调频，调相功能。可是调幅该怎么控制呢?有种方案是改变DAC的参考电压实现幅度的调节功能。另外一种方案是在ROM表的输出，用乘法器除法器来运算，不知道该怎么运算。请大家多多指教。

采用双DDS结构。主DDS生成载波，从DDS生成调制波。
调制波与载波经加法器和乘法器运算后实现调幅；调制波叠加主DDS的FTW可实现调频。调制波叠加主DDS的相位还可以实现调相。

可以参考一下代码：
基于fpga的dds可调幅 调频（1HZ-20M）调相，输出正弦波，方波，锯齿波，三角波：
http://download.csdn.net/detail/zhimeng9011/4424158

小编可以参考这两个文件看下，乘法器实现就是把ROM的输出和乘法因子相乘，实现调幅功能。http://www.altera.com.cn/education/univ/local/events/articles/aug08_1.pdf 基于FPGA的双路可移相任意波形发生器
http://xuebao.xaut.edu.cn/13411.pdf 基于 ＦＰＧＡ的 ＤＤＳ多信号发生器的设计与实现

一般不会改变DAC的Vref的，这不利于DAC芯片的工作， 调幅一般情况是DDS输出的乘法因子决定的。

······